Développement de procédés de microfabrication pour l'intégration BEOL de circuits ReRAM sur des puces CMOS
- Date :
- Cet événement est passé.
- Type :
- Soutenance de thèse
- Lieu :
- Local P2-1002 de l’Institut interdisciplinaire d’innovation technologique (3IT) et par la plateforme Teams
Description :
Doctorant: Raphaël Dawant
Directeur de recherche: Dominique Drouin
Codirecteur de recherche: Serge Ecoffey
Président du jury: À être confirmé
Résumé : L'intérêt croissant pour les applications d'intelligence artificielle est bridé par les limitations matérielles des processeurs. Pour surmonter ces défis, l'approche du calcul en mémoire utilisant des mémoires résistives (ReRAM) permet de réduire considérablement le mouvement des données. Les ReRAM offrent l'avantage de pouvoir être fabriquées directement dans le Back-End-of-Line (BEOL) des circuits intégrés CMOS. L'intégration BEOL de structures ReRAM présente des défis spécifiques liés à la nécessité d'interconnexions denses à proximité immédiate des cellules de mémoire. Cette thèse se concentre sur l'utilisation stratégique des techniques de fabrication du BEOL pour intégrer efficacement des circuits ReRAM, exploitant des procédés et des matériaux déjà établis. Cette démarche vise à maintenir la compatibilité avec les standards industriels des procédés CMOS. Plusieurs procédés de fabrication utilisés dans le BEOL, basés sur des techniques telles que le polissage mécano-chimique (CMP), tels que le procédé Damascène ou le procédé soustractif pour la fabrication d’interconnexions seront développés et caractérisés. L'intégration de ces procédés de fabrication sera réalisée sur des puces CMOS fabriquées pour un fournisseur industriel. Les résultats de l'intégration permettront de montrer le potentiel d'un transfert industriel pour des circuits ReRAM passifs fabriqués dans le BEOL.
Doctorant: Raphaël Dawant
Directeur de recherche: Dominique Drouin
Codirecteur de recherche: Serge Ecoffey
Président du jury: À être confirmé
Résumé : L'intérêt croissant pour les applications d'intelligence artificielle est bridé par les limitations matérielles des processeurs. Pour surmonter ces défis, l'approche du calcul en mémoire utilisant des mémoires résistives (ReRAM) permet de réduire considérablement le mouvement des données. Les ReRAM offrent l'avantage de pouvoir être fabriquées directement dans le Back-End-of-Line (BEOL) des circuits intégrés CMOS. L'intégration BEOL de structures ReRAM présente des défis spécifiques liés à la nécessité d'interconnexions denses à proximité immédiate des cellules de mémoire. Cette thèse se concentre sur l'utilisation stratégique des techniques de fabrication du BEOL pour intégrer efficacement des circuits ReRAM, exploitant des procédés et des matériaux déjà établis. Cette démarche vise à maintenir la compatibilité avec les standards industriels des procédés CMOS. Plusieurs procédés de fabrication utilisés dans le BEOL, basés sur des techniques telles que le polissage mécano-chimique (CMP), tels que le procédé Damascène ou le procédé soustractif pour la fabrication d’interconnexions seront développés et caractérisés. L'intégration de ces procédés de fabrication sera réalisée sur des puces CMOS fabriquées pour un fournisseur industriel. Les résultats de l'intégration permettront de montrer le potentiel d'un transfert industriel pour des circuits ReRAM passifs fabriqués dans le BEOL.