GEI815 - Vérification fonctionnelle des systèmes mixtes analogiques-numériques

Cible(s) de formation

Exploiter les éléments d’un banc de test hiérarchique avec génération aléatoire de stimuli pour valider un circuit numérique complexe par la vérification fonctionnelle; préparer des règles de vérification unitaires permettant de détecter des erreurs en continu pendant des simulations numériques et d’obtenir une métrique de couverture fonctionnelle; simuler sur le plan du système des circuits mixtes analogiques-numériques avec modèle de complexité intermédiaire et une boucle de rétroaction fermée.

Contenu

Environnement de vérification : simulation fonctionnelle, test dirigé, test aléatoire, régression, tableau de bord, programmation orientée objet, héritage, plan de vérification. Vérification fonctionnelle : assertion, point de couverture, groupe de couverture, rapport de couverture, langage de tests unitaires fonctionnels, par exemple System Verilog Assertions. Simulation mixte analogique-numérique : modèle de haut niveau, modèle de niveau intermédiaire, langage de description mixte, par exemple Verilog-AMS, boucle fermée analogique-numérique. Spécification fonctionnelle : devis de conception, plan de vérification, objectifs de couverture.

Préalable(s)

(GEN420 et GEN430)

Avoir obtenu 82.00 crédits