Interconnexions latérales à haute densité (RDL) pour l'intégration hétérogène des larges puces électroniques

Description du projet

Contexte : 

Les technologies de packaging avancées sont cruciales pour l'évolution de la microélectronique, améliorant les performances grâce à l'intégration hétérogène. Les méthodes traditionnelles peinent à répondre aux exigences de l'informatique haute performance, de l'IA, de l'aérospatiale et de la défense. Le Fan-Out Wafer-Level Packaging (FOWLP) a été développé il y a plusieurs années pour l'intégration de systèmes microélectroniques avancés. Pour obtenir un nombre d'I/O élevé tout en minimisant la longueur de routage, une densité de ligne de redistribution (RDL) supérieure à 3 couches de redistribution sera requise avec une largeur de ligne < 2 micron . Cependant, le procédé de placage semi-additif (SAP), actuellement utilisé pour la fabrication de couches RDL, impose une limitation pour la réalisation de ligne/l'espacement (L/S) inférieure à 5 micron . De plus, pendant le procédé FOWLP, une hauteur de marche peut être générée entre la puce et le composé de moulage (EMC), ce qui augmente la résistance parasite du RDL. Un autre défi est la grande différence de coefficient d’expansion thermique (CTE) entre les en Si et le (EMC), qui nécessite un contrôle minutieux du gauchissement au cours des différentes étapes de traitement thermique durant les étapes de procédé FOWLP. Pour surmonter ces limitations, nous proposons ce projet de thèse dédié à fabriquer de couches de redistribution (RDL) à pas ultra-fin afin d'intégrer des puces actives hétérogènes (HBM, ASIC) et des puces d'interconnexion/thermiques passives en utilisant une configuration (FOWLP) compatible avec les puces de grande taille (> 400 mm2).

Sujet : 

Cette thèse vise à explorer de nouvelles stratégies pour repousser les limites du RDL à haute densité (HD-RDL) afin de répondre aux défis des applications FOWLP. La personne retenue sera en charge de (i) faire une revue de littérature des méthodes de fabrication RDL et des matériaux utilisés dans FOWLP pour comprendre leurs propriétés et les défis associés,(ii) sélectionner 2 à 3 candidats  pour le film diélectrique organiques disponibles sur le marché (iii) développer le procédé de micro-fabrication complet des interconnexions en salle blanche, incluant notamment des étapes de dépôt de couches diélectriques, de lithographie électronique et optique, de dépôt de couches minces métalliques et de gravure plasma à l’aide d’équipements de microfabrication à la fine pointe; (iv) réaliser des caractérisations morphologiques et électriques complètes des échantillons permettant de déterminer la qualité de fabrication et les performances des interconnexions, (v) réaliser des caractérisations morphologiques des composants de moulage pour déterminer la qualité et l’intégrité du (FOWLP) package. Des validations d'intégrité des procédés HD-RDL après l'interconnexion des puces moulées seront visées. Ces évaluations seront réalisées en étroite collaboration avec les ingénieurs d'IBM.

Environnement de travail :
La thèse sera réalisée sous la co-direction du Pr. Dominique Drouin et du Pr. Serge Ecoffey, dans le cadre de projet d’alliance IBM/CRSNG sur l’Intégration hétérogène multipuces pour le calcul haute performance. Le travail sera effectué principalement à l’Institut Interdisciplinaire d’Innovation Technologique (3IT) de l’Université de Sherbrooke et au Centre de Collaboration MiQro Innovation (C2MI) à Bromont. Le 3IT est un institut unique au Canada, spécialisé dans la recherche et le développement de technologies innovantes pour l’énergie, l’électronique, la robotique et la santé. Le C2MI est un centre international de collaboration et d’innovation dans le secteur des MEMS et de l’encapsulation. Il est le maillon essentiel entre la recherche appliquée et la commercialisation de produits de la microélectronique. L’étudiant(e) bénéficiera ainsi d’un environnement de recherche exceptionnel alliant étudiants, professionnels, professeurs et industriels travaillant main dans la main au développement des technologies du futur.

Pofil recherché :
• Détenir une maitrise en micro-nanotechnologies ou sciences des matériaux ;
• Compétences microfabrication en salle blanche et caractérisation électrique 
• Facilité à communiquer en anglais ou en français tant à l’oral qu’à l’écrit 
• Forte capacité d’adaptation, d’autonomie et de travail en équipe 
• Goût prononcé pour la conception, le travail expérimental en salle blanche, la recherche et le développement
• Atouts : Connaissances en procédés d’intégration, packaging microélectronique avancé

Contact : jobnano@usherbrooke.ca
Date de début souhaité : Septembre 2025
Documents à fournir : Lettre de présentation, curriculum vitæ, les relevés de notes des 2 dernières années et Contact de 2 personnes références

Financement offert

À discuter

Partenaire(s)

IBM Canada Ltée., Centre de Collaboration MiQro Innovation (C2MI)

La dernière mise à jour a été faite le 24 octobre 2025. L’Université se réserve le droit de modifier ses projets sans préavis.