Ioanna Kriekouki (séminaire de doctorat)

Title: Industrial approach to silicon quantum computing architectures Abstract: Although remarkable progress has been made over the last few years in the field of Silicon-based spin qubits hosted in small scale conventional CMOS technologies [1-2], coupling several qubits together for the needs of large-scale logical operations remains a challenge. Utilizing state of the art mass production process methods from the field of microelectronics seems to be a very promising candidate to solve this problem. Another problem that needs to be tackled concerns the control electronics for the qubits [3-4]. Indeed, in the case where more than a thousand qubits will need to be controlled, the heat and noise produced by standard electronics will rapidly be a major issue. My goal towards a compact quantum processor is to develop a silicon-based spin qubit architecture fabricated via industrial techniques, with on-chip embedded control achieved by co-integrating classical electronics at cryogenic temperatures. More precisely, my devices are designed and fabricated using exclusively CMOS industrial manufacturing techniques, based on STMicroelectronics’ 28nm fully depleted silicon-on-insulator (FD-SOI) planar ultra-thin body and BOX (UTBB) technology. I will present my progress on both the qubit architecture and the cryogenic electronics. This presentation will be in English. Titre: Approche industrielle aux architectures d'informatique quantique dans le silicium Résumé: Bien que des progrès remarquables aient été réalisés ces dernières années dans le domaine des qubits de spin à base de silicium hébergés dans des technologies CMOS conventionnelles à petite échelle [1- 2], le couplage de plusieurs qubits pour les besoins d'opérations logiques à grande échelle reste un défi. L'utilisation de méthodes de production de masse qui représentent l’état de l’art dans le domaine de la microélectronique semble être un candidat très prometteur pour résoudre ce problème. Un autre problème à résoudre concerne l'électronique de contrôle des qubits [3-4]. En effet, dans le cas où plus de mille qubits devront être contrôlés, la chaleur et le bruit produits par l'électronique standard deviendront rapidement un problème majeur. Mon plan pour obtenir un processeur quantique compact est de développer une architecture de qubits de spin à base de silicium fabriquée avec des techniques industrielles, avec un contrôle embarqué sur puce réalisé en co-intégrant l'électronique classique à des températures cryogéniques. Plus précisément, mes dispositifs sont conçus et fabriqués en utilisant exclusivement des techniques de fabrication industrielles CMOS, basées sur la technologie 28nm UTBB FD-SOI (Ultra-Thin Body and BOX Fully Depleted Silicon-On-Insulator) de STMicroelectronics. Je présenterai mes progrès sur l'architecture de qubit et l'électronique cryogénique. Cette présentation sera en anglais. [1] R. Maurand et al., Nature Communications 7, 13575 (2016). [2] M. Veldhorst et al., Nature Communications 8, 1766 (2017). [3] L. Geck et al., arXiv: 1903.04872v1 [quant-ph] (2019). [4] B. Patra et al., IEEE Journal of Solid-State Circuits 53, no. 1 (2018).