DANOVITCH, David

Ing., MSc.
Professeur agrégé

Coordonnées

Diplômes

  • B.Sc. génie métallurgique (U. McGill, 1980)
  • M.Sc. génie métallurgique (U. McGill, 1982)

Domaine d'expertise et de recherche

  • Techniques, matériaux et procédés d’encapsulation (‘packaging’) microélectronique.
  • Techniques pour l'interconnexion des puces microélectroniques.

Activités de recherche

Comme titulaire de la Chaire cadre CRSNG-IBM Canada sur l’encapsulation innovante de puces microélectroniques, mes activités sont focalisées sur les nouveaux matériaux et procédés nécessaires pour l’intégration hétérogène à l’échelle d’encapsulation microélectronique et plus spécifiquement sur deux axes principaux- 

1.   L’intégration de plusieurs puces sur une seule plate-forme d’encapsulation nécessite une capacité de remplacer les puces défectueuses.L’évolution des matériaux utilisés dans l’encapsulation, ainsi qu’une réduction sans précédent dans la taille des interconnexions, exigent des nouvelles méthodes pour vérifier ces puces, séparer leurs interconnexions puis ajouter une nouvelle puce sur la plate-forme. Pour faire, on s’efforce à comprendre les microstructures des nouvelles interconnexions et comment les manipuler pour optimiser leurs séparations.  On étudiera aussi les surfaces des séparations pour les rendre compatible avec les procédés de soudage des interconnexions.  Finalement on regardera les effets des procédés de vérification et remplacement des puces sur l’intégrité et fiabilité du système intégré.

2.   L’intégration à trois dimensions (3Di) des puces semi-conducteurs, grâce à l’avènement de la technologie ‘Thru-Silicon-Vias’ (TSV) représente une révolution dans l’encapsulation microélectronique, non seulement dans son rôle dans l’augmentation de la performance de la microélectronique mais aussi dans la complexité de son assemblage, surtout pour les grandes puces performantes. Pour adresser ces défis de complexité, mais toujours dans une contexte de la compétitivité à l’échelle industrielle, mes études de recherches se concentreront sur la compréhension fondamentale des comportements des matériaux d’encapsulation dans une contexte d’intégration 3D, c’est-à-dire des puces beaucoup plus minces et des dimensions beaucoup plus réduits. Par la suite, en servant des équipements du Centre de Collaboration MiQro Innovation (C2MI), qui sont à l’état de l’art pour l’encapsulation microélectronique des puces avancés, on évoluera ces nouveaux comportements en procédés industrielles compétitives.

Communications scientifiques

Autres informations

Membre du C2MI

Membre du RQMP

Membre de l’UMI-LN2

Membre du comité de conseil (TAC) de CMC Microsystems

Brevets récents

  • Andry, Paul S., Russell A. Budd, Bing Dang, David Danovitch, Benjamin V. Fasano, Paul Fortier, Luc Guerin, Frank R. Libsch, Sylvain Ouimet, and Chrirag S. Patel. "SILICON CARRIER OPTOELECTRONIC PACKAGING." U.S. Patent 8,290,008 issued December 27, 2012.
  • Casey, Jon A., John S. Corbin Jr, David Danovitch, Isabelle Depatie, Virendra R. Jadhav, Roger A. Liptak, Kenneth C. Marston, Jennifer V. Muncy, Sylvain Ouimet, and Eric Salvas. "Achieving mechanical and thermal stability in a multi-chip package." U.S. Patent 8,202,765, issued June 19, 2012.
  • Bouchard, Eric E., Guy Brouillette, David Danovitch, Peter A. Gruber, and Jean-Luc Landreville. "Mold shave apparatus and injection molded soldering process." U.S. Patent 8,162,199, issued April 24, 2012.
  • Belanger, Luc, David Danovitch and John U. Knickerbocker. "Injection molded soldering process and arrangement for three-dimensional structures." U.S. Patent 7,952,205, issued May 31, 2011 & U.S. Patent 7,820,483, issued October 26, 2010.
  • Danovitch, David , Mukta G. Farooq, Peter A. Gruber, John U. Knickerbocker, George R. Proto, and Da-Yuan Shih. "Techniques for forming interconnects." U.S. Patent 7,819,376, issued October 26, 2010 & U.S. Patent 7,348,270, issued March 25, 2008.
  • Danovitch, David, Mukta G. Farooq, and Michael A. Gaynes. "Composite interconnect structure using injection molded solder technique." U.S. Patent 7,786,588, issued August 31, 2010.
  • Danovitch, David and Julien Sylvestre. "Temporary structure to reduce stress and warpage in a flip chip organic package." U.S. Patent 7,538,432, issued May 26, 2009.& U.S. Patent 7473618, issued January 6, 2009